CAN / FD Timing Designer

Nominal 및 Data Phase의 샘플 포인트를 각각 독립적으로 설계합니다.

Clock Source

MHz

Phase 1: Nominal

kbps
%
Nominal Phase
--
-%
Sync
1 TQ
Prop
-
Ph1
-
Ph2
-

Nominal Calc Matrix

BRPT1T2TQSPErr

Mathematical Formulas

$$TQ = \frac{BRP}{f_{CAN}}$$
$$Total\,TQ = 1 + TSEG1 + TSEG2$$
$$Sample\,Point = \frac{1 + TSEG1}{Total\,TQ} \times 100\%$$

Engineer's Guide

FIELD NOTE · CAN TIMING

CAN 비트 타이밍 후보를 선택할 때 확인할 것

같은 보드레이트를 만드는 BRP와 세그먼트 조합은 여러 개일 수 있습니다. 가장 낮은 수치 오차만 고르지 말고 컨트롤러 제한, 샘플 포인트, 재동기화 여유와 실제 버스 지연을 함께 검토해야 합니다.

핵심 공식

TQ = BRP / fCAN, Bit time = (1 + TSEG1 + TSEG2) × TQ이며 보드레이트는 bit time의 역수입니다. 샘플 포인트는 (1 + TSEG1) / Total TQ로 계산합니다.

예제: 80 MHz에서 500 kbit/s

BRP 10, Total TQ 16이면 한 TQ는 125 ns이고 bit time은 2 μs가 됩니다. TSEG1 12, TSEG2 3이면 샘플 포인트는 81.25%입니다. 실제 레지스터는 종종 값에서 1을 뺀 형태로 저장하므로 데이터시트의 인코딩을 확인해야 합니다.

검증 기준

  • 계산된 실제 보드레이트와 목표값의 오차를 확인합니다.
  • BRP, TSEG1, TSEG2, SJW가 MCU 허용 범위 안인지 확인합니다.
  • SJW가 TSEG2보다 크지 않은지 확인합니다.
  • 오실레이터 오차와 가장 먼 노드까지의 전파 지연을 고려합니다.

CAN FD 주의사항

Nominal phase와 Data phase는 별도 타이밍을 사용합니다. 고속 Data phase에서는 트랜시버 지연 보상(TDC)이 필요할 수 있으며, 모든 노드와 트랜시버가 선택한 FD 속도를 지원해야 합니다. 이 도구의 후보는 MCU별 레지스터 제한을 자동 보증하지 않습니다.

FAQ

샘플 포인트는 무조건 87.5%가 좋은가요? 저속·긴 버스에서 자주 사용되지만 네트워크 길이, 지연과 컨트롤러 조건에 따라 달라집니다.

목표 보드레이트가 정확히 나오면 통신도 보장되나요? 아닙니다. 배선, 종단, 트랜시버, 클럭 허용오차와 노드별 설정도 일치해야 합니다.

표의 TSEG1을 레지스터에 그대로 쓰면 되나요? 제조사에 따라 실제 TQ 수보다 1 작은 값을 기록하므로 반드시 레퍼런스 매뉴얼을 확인하세요.

검토 범위: 정수 TQ 조합, 보드레이트, 샘플 포인트. ISO 11898 조건과 MCU별 타이밍 제한은 대상 컨트롤러 문서를 우선합니다.